笔盒网

用于直接交流-交流转换的矩阵式转换器拓扑结构可省去带前端整流器的常用电压源逆变器 (VSI) 中使用的笨重且不可靠的直流链路电容器。由此产生的更紧凑、更高效的实施方案是光伏发电、电机驱动和储能系统等多种应用的理想解决方案。

矩阵式转换器的发展一直受阻于缺乏商用双向电源开关，而这种开关能够在第一和第三象限阻断高电压，在两个象限以低压降承载导通电流，表现出较大的正向偏置安全工作区（FBSOA）和较低的开关功率损耗。因此，过去曾尝试过许多使用分立器件的实现方法，如表 1 所列。其中两种实施方案采用了常见的非对称闭锁 IGBT，还有两种方案采用了碳化硅功率 MOSFET。这些器件通常零件数量较多（4-6 个独立开关），在需要多个双向开关 (BDS) 的转换器中占据很大空间。它们的导通压降也很高，会降低效率。有一种方案利用对称闭锁 IGBT 实现了低零件数 (2)，但其开关损耗高得令人无法接受。

碳化硅（SiC）双向场效应晶体管（BiDFET）器件的提出[1]和开发，旨在为矩阵转换器创造一种导通压降和开关损耗都很低的单芯片四端双向器件。图 1 显示了 4 端子单片 SiC BiDFET Gen-1 器件的横截面。它在单个芯片中集成了两个相邻的 1.2 kV SiC JBSFET。JBSFET 是一种 MOSFET 结构，集成了一个 JBS 二极管，用于抑制第三象限体二极管的传导。JBSFET-1 和 JBSFET-2 的漏极通过公共 N+ 基底和背面金属化进行内部连接。

每个 JBSFET 单元都包含一个集成了 JBS 二极管的 MOSFET 部分。与典型的高压功率 MOSFET 一样，JBSFET 以垂直电流方式工作，确保有效区域内电流分布均匀。功率 MOSFET 本体二极管通过每个单元内集成的 JBS 二极管停用，以减少开关损耗并避免双极退化现象 [2]。两个 JBSFET 在每个象限都具有高电压阻断能力、低导通电阻、出色的 FBSOA 和快速开关性能。当栅极 G1 和 G2 与各自的端子 T1 和 T2 短接时，两个象限都能实现高电压阻断能力。当栅极偏压（通常为 20 V）施加到栅极 G1 和 G2 与端子 T1 和 T2 之间时，两个象限中都会产生导通电流，导通电阻较低。通过切换施加到 JBSFET1 的栅极偏压 G1，同时将栅极 G2 保持在导通栅极偏压状态，在第一象限进行功率切换。以同样的方式，通过切换施加到 JBSFET2 的栅极偏压 G2，并将栅极 G1 保持在导通栅极偏压状态，在第三象限执行功率开关。第一代（Gen-1）BiDFET 器件的设计采用了图 2（a）所示的 JBSFET 单元横截面。它的半单元宽度为 6.1 µm，以便在 MOSFET 单元内容纳 JBS 二极管。积放模式沟道的选择是为了获得 20 cm²/V-s 的迁移率，沟道长度为 0.5 µm，以尽量减少沟道电阻的影响。器件是在 n 型外延层上制造的，掺杂浓度为 8 × 10¹⁵ cm^-3，厚度为 10 µm，利用混合-JTE 边缘终止技术 [8]，实现了高于 1400 V 的阻断电压。

第 1 代 BiDFET 芯片的图像如图 2（b）所示，JBSFET1 位于顶部，JBSFET2 位于底部。芯片布局包含栅极母线，用于分配驱动电压，每个 JBSFET 有两个栅极焊盘，便于封装。由于 JBSFET 单元的特定导通电阻为 11.25 m`Ω-cm²，因此选择了 0.45 cm²的有源面积，以实现 50 m`Ω 的 BiDFET 总导通电阻。Gen-1 BiDFET 芯片尺寸为 1.04 cm × 1.10 cm。器件是在德克萨斯州 X-Fab 商业代工厂采用 NCSU PRESiCE 工艺技术制造的[9]。BiDFET 工艺技术与用于制造碳化硅功率 MOSFET 和 JBS 二极管的工艺技术类似，因此这些器件具有商业可行性。在晶圆级表征之后，第 1 代 BiDFET 芯片被安装在一个定制设计的模块中，如图 2（c）所示，在有源区有足够的导线键合，以将封装电阻降至 1 m`Ω 以下。图 2(d) 显示了封装后的 4 端子模块。

图 3(a) [3]显示了 25 ℃ 时测量到的 Gen-1 BiDFET 器件的阻塞特性。如插图中器件符号所示，当栅极 G1 和 G2 与各自的端子 T1 和 T2 短接时，器件在第一和第三象限均可支持超过 1.4 kV 的电压。JBSFET1 支持第一象限的电压，而 JBSFET2 支持第三象限的电压。如图 3(b) 所示，该器件在 25 ℃ 时具有理想的栅极电压控制输出特性，在较低的栅极偏置电压（如 5 V）下具有饱和漏极电流。在 25 ℃ 时，栅极偏置电压为 20 V，1 代 BiDFET 的总导通电阻为 50 m`Ω。该器件在漏极偏压为 1 V 时可处理 20 A 电流，与表 1 一致。集成 JBS 二极管的压降小于 2.5 V，以确保 MOSFET 体二极管的有效旁路 [2]。在漏极电源电压为 800 V、电流为 10 A 的条件下，通过对 BiDFET 器件进行双脉冲测试[4]，得到的开通、关断和总开关损耗分别为 620、300 和 920 µJ。总开关损耗随着温度升高而降低，最高可达 140 ℃。

BiDFET 器件可以并联，以提高电流处理能力，用于更高功率的转换器。如图 4（a）所示，通过构建一个半桥模块，在上部和下部包含两个并联的 BiDFET 器件，可以证明这一点。封装模块如图 4（b）所示。第 1 代并联 BiDFET 器件在两个象限的测量阻塞特性如图 5（a）所示。当栅极 G1 和 G2 与各自的端子 T1 和 T2 短接时，器件在第一和第三象限均可支持超过 1.4 kV 的电压。如图 5(b) 所示，该器件具有理想的栅极电压控制输出特性。在 20 V 栅极偏压下，它的总导通电阻为 25 m´Ω，是单个 Gen-1 BiDFET 芯片的一半。在漏极电源电压为 800 V、电流为 20 A 的条件下，对并联 BiDFET 器件进行了双脉冲测试。提取的导通、关断和总开关损耗分别为 1350、460 和 1810 µJ，是单个 Gen-1 BiDFET 芯片的两倍左右。这些结果表明，并联 BiDFET 器件可以提高功率处理能力。

最近，通过创新的新型芯片设计和工艺技术，BiDFET 芯片的性能得到了大幅提升。Gen-1 芯片设计在 MOSFET 单元内集成了 JBS 二极管，从而产生了 6.1 µm 的大单元间距和较低的沟道密度。为了同时获得 MOSFET 与 N+ 和 P+ 区的欧姆触点，同时实现 JBS 二极管与漂移区的低漏电流肖特基触点，必须在 900 ℃ 下对镍触点进行退火处理[2]。这一过程产生的 N+ 源触点比电阻为 0.8 m´Ω-cm²。对 JBSFET 导通电阻的建模表明，由于单元间距大和源触点电阻高，总导通电阻显著增加 [5]。

通过将 JBS 二极管从 MOSFET 单元中分离出来，并将其放置在芯片的四个角上，可以大大降低 Gen-2 BiDFET 器件中 MOSFET 单元的特定导通电阻。这样，MOSFET 单元的尺寸就可以减小到 2.8 µm，如图 6（a）右侧所示，从而使沟道密度提高了 2.2 倍。P+ 区域的触点与横截面呈正交，使单元间距更小。MOSFET N+ 源区的镍触点在 1000 ℃ 下退火，以将比接触电阻降至 0.05 m'Ω-cm²。经测量，采用这种设计和工艺制造的 MOSFET 单元的比导通电阻为 4.5 m'Ω-cm²，比 Gen-1 器件提高了 2.5 倍。为了确保 MOSFET 体二极管的有效旁路，JBS 二极管占用了 10% 的有源面积，同时保持了与触点相同的芯片面积。使用 Gen-2 BiDFET 制作的有源面积为 0.045 cm² 的 JBS 二极管测试元件（与 Gen-2 芯片中 JBSFET 内的 JBS 二极管的值相同）的导通压降小于 2.5 V，证实 BiDFET 中的 MOSFET 体二极管可以有效旁路。在其余 90% 的有源区域中，每个 JBSFET 的 MOSFET 单元的计算导通电阻为 12 m'Ω。因此，在保持芯片尺寸不变的情况下，新的芯片结构和工艺产生了导通电阻约为 25 m'Ω 的第 2 代 BiDFET 器件，是第 1 代器件的一半。这对 SiC BiDFET 来说是一项重大的技术改进，可将芯片成本和模块尺寸减半。第 2 代 BiDFET 芯片的图像如图 6（b）所示。芯片四个角上的 JBS 二极管区域是可见的 Gen-1 器件。由于金属纹理的细微差别，JBS 二极管的钛触点是单独制作的，以实现肖特基。第 2 代 BiDFET 芯片封装在为第 1 代并联器件设计的相同半桥模块中，如图 6(c) 所示，占用一半空间。封装模块如图 6（d）所示。

图 7(a) 显示了第 2 代 BiDFET 器件在两个象限的测量阻塞特性。当栅极 G1 和 G2 与各自的端子 T1 和 T2 短接时，该器件在第一和第三象限均可支持 1.4 kV 的电压。如图 7（b）所示，该器件具有理想的栅极电压控制输出特性，在较低的栅极偏置电压下具有饱和漏极电流。在 20 V 栅极偏置电压下，该器件的总导通电阻为 27 m'Ω，接近设计值。在漏极电源电压为 800 V、电流为 20 A 的条件下，对 Gen-2 BiDFET 器件进行了双脉冲测试。这些值小于并联的第一代 BiDFET 器件。

这项研究的目标是在恶劣环境中运行的低成本、可靠的转换器，首选对流冷却。由于 BiDFET 的损耗非常低，因此采用了先进的替代封装方法。研究人员对使用超薄环氧树脂复合电介质（ERCD）替代使用平板陶瓷的传统 DBC 进行了比较。RISHO KOGYO Co. Ltd. 最近推出的 ERCD 材料具有 10 W/mK、40 kV/mm B.V.、53 Gpa 模量、工作温度 ≤300 °C 和 120 µm 厚度的特点。该材料可作为金属化薄膜、层压材料或覆在厚铜上以形成绝缘金属基板。使用有机方法可使高端印刷电路板公司在大幅降低成本和缩短周转时间的情况下加工金属化基板或完整模块。

为了比较陶瓷和 ERCD，我们设计了一个双面模块结构（图 8），并在 ANSYS 中进行了模拟，如文献 [6] 所述。安装并封装了两个 SiC 芯片，以允许热量从两个表面流出。假定垫片覆盖芯片面积的 60%。对于双面结构，考虑了陶瓷和 ERCD 的顶部和底部电介质的四种可能组合，并进一步考虑了 Al2O3 和 AlN 两种陶瓷。陶瓷的厚度为 380 微米，覆有 127 微米的铜，ERCD 的厚度为 120 微米，覆有 100 微米的铜。Al2O3、AlN 和 ERCD 的导热系数分别为 24、170 和 10 W/mK。热阻的比较结果如图 9 所示，显示出 ERCD 的 Rjc,eq 比 Al2O3 高 10%。虽然 ERCD 的电导率较低，但其厚度较薄，因此电导率较高。由于成本问题，而且使用 ERCD 的功率耗散能力完全符合项目要求，因此可以避免使用成本更高的氮化铝和陶瓷工艺。由于成本是重中之重，因此我们向三家供应商提供了 19 毫米 × 32 毫米的示例基底，供其定价。图 10 显示，ERCD 方法的成本仅为 Al2O3 DBC 的三分之一或更低。如上段所述，ERCD 的额定连续工作温度高达 300 °C。BiDFET 的过温不会明显影响成本比较，可靠性问题主要是 DBC 和 ERCD 的芯片附着问题。

如图 11(a) 所示，第一代 BiDFET 非封装单面模块将芯片安装在 ERCD 绝缘金属基板 (eIMS) 上 [6]。ANSYS 热分析（图 11(b)）显示，在 ID = 20 A 的传导冷却条件下，66 °C 环境中的最坏情况温度为 101 °C。

四象限开关可实现矩阵式转换器拓扑结构，其运行不需要笨重的电感器或电解电容。然而，这种转换器在商业上并不流行主要原因是器件数量多于电压源转换器。要了解 BiDFET 的发明对此类转换器商业可行性的影响，可以考虑 BiDFET 对可靠性、尺寸和效率这三个转换器性能指标的影响。

转换器的可靠性取决于元件的数量和每个元件的可靠性。BiDFET 可以取代使用多个分立器件的四象限开关实施方案，这不仅减少了每个转换器的器件数量，还减少了不可靠的接线数量。与基于分立器件的四象限开关相比，单片器件显然需要更少的空间。开关的尺寸减小，封装更简单，因此电感换向回路更小，同样的 di/dt 转换，过电压更低，或者同样的过电压，di/dt 转换更快。器件的开关损耗通常会随着 di/dt 转换速度的加快而降低。

此外，与 MOSFET 相比，构成 BiDFET 的 JBSFET 具有许多优势。由于 JBS 二极管的反向恢复电荷比 MOSFET 的 Pi-N 体二极管低得多，因此 JBSFET 的导通损耗更低，在温度变化时的总开关损耗几乎保持不变。此外，JBS 二极管的存储电荷或反向恢复时间几乎不随死区时间的变化而变化，因此导通电流峰值较小，从而允许更快的 dv/dt 转换，这进一步降低了器件的开关损耗。

根据转换器的调制方案，BiDFET 的一个成分 FET 可能比另一个成分 FET 的电流导通时间更长或开关更频繁。例如，在单相矩阵转换器中，一个组成场效应晶体管在整个正交流半周期内保持导通，而另一个则在负交流半周期内进行调制，反之亦然。BiDFET 中这些组成 FET 的温度循环范围要比四象限开关实施中的分立器件窄。由于 BiDFET 的单片性质，一个 FET 的损耗也会使另一个 FET 发热。器件温度周期的缩短将进一步提高其可靠性。这一现象有望为输出频率较低 [如 < 10 Hz] 的电机驱动应用带来显著优势。

因此，BiDFET 器件在高效、功率密度高和可靠的矩阵转换器方面具有巨大潜力，在某些应用中从根本上优于电压源转换器。通过使用 BiDFET 器件，电流源转换器、T 型电压源转换器、维也纳整流器、基于三次谐波注入的混合整流器、辅助谐振换向极逆变器和其他利用四象限开关的转换器的性能也能得到改善。通过 800 V、20 A 的开关测试 [4]，以及单相隔离交流-直流转换器硬件在 2.3 kW、400 VDC 输入和 277 VRMS 输出条件下的连续运行 [7]，BiDFET 芯片和封装的运行已得到成功验证。

双向场效应晶体管 (BiDFET) 可实现需要四象限开关的电路拓扑结构，而这些电路拓扑结构在早期的设计中使用的是 MOSFET、IGBT、GaN HEMT 和 PiN 二极管的离散组合。BiDFET 的单片特性允许更少的器件数量、更小的开关体积、更低的电感和更简单的封装，因此在电力电子转换器中的应用更可靠、更具商业可行性。使用 BiDFET 现在可行的矩阵转换器拓扑结构可以消除交流-交流和交流-直流应用中传统电压源或电流源转换器所需的笨重且不可靠的直流链路电容器或电感器。1.2 kV BiDFET 有可能颠覆所有使用 1.2 kV 开关的应用，包括电动汽车 (EV) 传动系统、双向电动汽车充电器、工业电机驱动器、固态变压器、数据中心电源、电梯驱动器、直流微电网、储能电网集成、固态断路器等。

使用 BiDFET 实现的转换器拓扑结构可通过识别用于实现这些拓扑结构的转换器单元来进行分类。图 1(b) - (e) 显示了四种不同的使用 BiDFET 的转换器单元，表 I 列出了与每种转换器单元相对应的流行转换器拓扑。

BiDFET 器件是作为单片四端开关制造的，由两个内部 1.2 kV 4H-SiC JBS（结势垒肖特基）-二极管嵌入式功率 MOSFET（JBSFET）组成，以共漏配置连接[1]。任何四象限开关（包括背靠背连接的 SiC MOSFET）都需要至少四个半导体器件才能实现相同的功能。BiDFET 作为单片式四象限开关，由于器件数量较少，不需要线键，最终封装尺寸也较小，因此可以实现具有较小电感换向单元的转换器。

针对太阳能光伏应用，我们设计、开发并实现了一种单相、单级、隔离式交流-直流转换器，该转换器在电网侧采用了启用 BiDFET 的单相矩阵转换器[11]（图 2）。这种启用了 BiDFET 的转换器与传统的交流-直流隔离转换器相比，有了显著的改进，传统的交流-直流隔离转换器采用 PWM 逆变器级联的直流-直流双有源桥 (DAB)，或使用笨重、不可靠的电解电容的文件夹-解文件夹级联和直流链路。所开发的转换器只需较少数量的开关，无需电解电容，是一种体积更小、可靠性更高的解决方案。硬件原型由四块印刷电路板堆叠而成（图 3）。最上面的 PCB 是控制板，负责提供辅助电源、接受传感器信号、生成 PWM 栅极信号，并通过硬件和软件跳闸设置保护转换器免受故障影响。第二块 PCB 板是电网侧全桥转换器，由 1.2 kV 第 1 代 SiC BiDFET 和滤波电容器 Cf 以及同一块板上的并联 Rf - Cb 阻尼支路供电。第三块 PCB 板是光伏侧全桥转换器，由 650 V GaN Systems 的增强型 GaN 晶体管（GS66516T）供电。第四块 PCB 板是滤波器和高频交流链路板，包括电网侧电感器 Lf/2、光伏侧二次谐波滤波电容器 Cdc、高频电感器 Lr 和高频变压器。滤波器 PCB 靠近光伏侧全桥转换器 PCB，因为它包含了光伏侧线路频率二次谐波滤波元件所需的电容器 Cdc。

为了优化转换器设计和调制方案，我们采用了一种包含交流-直流 DAB 转换器所有调制策略和工作模式的算法。它利用三个自由度（直流侧全桥转换器输出占空比、交流侧全桥转换器输出占空比、直流侧和交流侧全桥输出之间的相移），优化了转换器的高频均方根电流、磁性元件尺寸和软开关区域。图 4 显示了 40% 和 100% 负载时的硬件实验结果。交流输出电流过零点附近的死区时间确保了 BiDFET 组成场效应晶体管的安全换向。即使存在过零失真，用 Hioki 功率分析仪 PW6001 在转换器输出端测量到的 100%负载时的总功率因数和电流总谐波失真（THD）分别为 0.999 和 4.7%。为进一步改善电流总谐波失真，可采用矩阵转换器使用的基于电压或电流的四步换向方案来降低零交叉失真。

图 5 显示了所测得的转换器跨负载效率以及不同组件的估计损耗分布。这些损耗包括半导体、变压器铁芯、变压器和高频电感器绕组、直流侧滤波电容器（高频和低频损耗）以及交流侧滤波电容器中的损耗。在该原型中，变压器和电感器采用实心线绕组，因此绕组损耗在总损耗中占很大比例。如果磁性元件使用荔枝线绕组，则可以提高转换器的效率。假设除半导体损耗外的所有损耗均为零，则还绘制了称为 “半导体效率 ”的转换器效率指标，以标明所选半导体元件的最大可能效率。在 2.3 kW、400 VDC 输入和 277 VRMS 输出电压、50 kHz 开关频率条件下，电流总谐波失真（THD）、总效率和半导体效率分别为 4.7%、95.3% 和 98.4%。在栅侧全桥转换器中用 Gen-2 BiDFET 替代 Gen-1 BiDFET，可进一步提高转换器的半导体效率。Gen-2 BiDFET 的导通电阻为 25 mΩ，约为 Gen-1 BiDFET 的一半，而由于芯片尺寸相同，两种器件的开关损耗几乎相同。使用基于第 2 代 BiDFET 的栅侧全桥单相交流-直流转换器的半导体效率估计可提高 0.2%。使用第 1 代和第 2 代 BiDFET 器件的转换器半导体效率差异将随着器件工作电流水平的增加而增大，也就是说，当器件的传导损耗比器件的开关损耗更为显著时，半导体效率差异将增大。

BiDFET 作为单芯片 SiC 四象限开关的开发，为实现基于可靠的 1.2 kV 四象限开关的功率转换系统铺平了道路。根据冷却方法和所需的转换器效率，最近开发的第 2 代 BiDFET（导通电阻为 25 mΩ）可实现多千瓦的应用。2.3 kW、400 VDC 输入和 277 VRMS 输出单相隔离式 AC/DC 转换器的实验结果表明，SiC BiDFET 器件可以连续工作。